下载
暂无已核验电子书资源;本站不展示未授权完整文件。
下载本书以Xilinx公司(目前已被AMD公司收)的7系列FPGA、UltraScale/UltraScale+ FPGA和Versal ACAP内部架构为基础,介绍与之匹配的RTL代码的风格(采用VHDL语言)和基于Vivado的设计分析方法。全书共10章,包括时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机的代码风格和优化方法,也包含扇出和布线拥塞的优化方法。本书可供电子工程领域的本科生和研究生学习参考,也可供FPGA工程师和自学者参考使用。<br/>【作者】<br/>高亚军,FPGA技术分享者,设计优化和时序收敛专家,Vivado工具使用专家,数字信号处理专家,现任Xilinx资深战略应用工程师,多年来使用Xilinx FPGA实现数字信号处理算法,对Xilinx FPGA器件架构、发工具Vivado/Vitis HLS/Model Composer及其设计理念有深厚的理论和实战经验。<br/>
《AMD FPGA设计优化宝典》内容简介与阅读建议,作者 高亚军,科技技术。获取前建议核对作者、出版社、年份、ISBN、版本和正版渠道。相关主题:计算机网络、软硬件开发。
适合希望系统学习技术概念、实践方法、工具使用和行业知识的读者。
获取建议
优先确认版本和阅读目的;下载区只展示已核验的公版、授权、开放许可或官方试读资源。
暂无已核验电子书资源;本站不展示未授权完整文件。
下载优先选择作者、译者、出版社、出版年份和 ISBN 信息明确的版本;经典作品可优先选择校注、导读或权威出版社版本。
当前暂无已核验电子书资源。若是商业出版物,建议优先通过出版社、书店或官方电子书平台获取。
适合希望系统学习技术概念、实践方法、工具使用和行业知识的读者。
建议先看简介、目录、作者和相关书籍,再判断是否适合当前阶段阅读。
当前暂未接入已核验的纸质书购买链接,建议通过出版社、京东、当当等正版渠道核对版本后购买。
优先选择作者、译者、出版社、出版年份和 ISBN 信息清楚的版本;经典作品可优先选择校注、导读或权威出版社版本。
当前没有确认授权的电子书下载资源,也暂未接入已核验购买链接;商业出版物不提供未授权下载,建议通过出版社、京东、当当或官方电子书平台核对获取。
可以进入 高亚军 作者页查看其他作品,也可以通过分类、标签、排行榜、人工推荐和“读完这本还可以读”继续发现相近主题。